JAN US 274

WELTORGANISATION FÜR GEISTIGES EIGENTUM Internationales Büro

INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7:

H05K 3/06, 1/02

A1

(11) Internationale Veröffentlichungsnummer: WO 00/04750

(43) Internationales

Veröffentlichungsdatum:

27. Januar 2000 (27.01.00)

(21) Internationales Aktenzeichen:

PCT/EP99/04568

(22) Internationales Anmeldedatum:

1. Juli 1999 (01.07.99)

(30) Prioritätsdaten:

198 31 341.1

13. Juli 1998 (13.07.98)

DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS S.A. [BE/BE]; Chaussée de Charleroi 116, B-1060 Bruxelles (BE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): VAN PUYMBROECK, Jozef [BE/BE]; Korenbloemstraat 17, B-8020 Oostkamp (BE).

(74) Anwalt: ZEDLITZ, Peter; Postfach 22 13 17, D-80503 München (DE).


(81) Bestimmungsstaaten: CN, JP, KR, SG, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Veröffentlicht.

Mit internationalem Recherchenbericht.

(54) Title: METHOD FOR PRODUCING PRINTED CIRCUIT BOARDS WITH ROUGH CONDUCTING STRUCTURES AND AT LEAST ONE AREA WITH FINE CONDUCTING STRUCTURES

(54) Bezeichnung: VERFAHREN ZUR HERSTELLUNG VON LEITERPLATTEN MIT GROBEN LEITERSTRUKTUREN UND MINDESTENS EINEM BEREICH MIT FEINEN LEITERSTRUKTUREN



LP...PRINTED BOARD JM...ADJUSTMENT MARKS

#### (57) Abstract

The rough conducting structures (GL) and the fine conducting structures (FL) are etched out of a metal layer in a common etching process, whereby an etch resist structured by means of photolithography is used in the area containing the rough conducting structures (GL) and an etch resist structured by means of a laser beam is used in the area containing the fine conducting structures.

#### (57) Zusammenfassung

Die groben Leiterstrukturen (GL) und die feinen Leiterstrukturen (FL) werden in einem gemeinsamen Ätzprozeß aus einer Metallschicht herausgeätzt, wobei im Bereich der groben Leiterstrukturen (GL) ein mittels Photolithographie strukturiertes Ätzresist und in Bereich der feinen Leiterstrukturen ein mit Hilfe eines Laserstrahls strukturiertes Ätzresist verwendet wird.

### LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
			Gabun	LV	Lettland	SZ	Swasiland
AU	Australien	GA	<b></b>	MC	Monaco	TD	Tschad
AZ	Aserbaidschan	GB	Vereinigtes Königreich			TG	
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau		Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	· GR	Griechenland		Republik Mazedonien	TR	Türkei
BG	Bulgarien	HU	Ungam	ML	Mali .	TT	Trinidad und Tobago
BJ	Benin	1E	Irland	MN	Mongolei -	UA	Ukraine
BR	Brasilien	IL	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	IS	Island	MW	Malawi	US	Vereinigte Staaten von
CA	Kanada	IT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JP	Japan	NE	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Vietnam
CH	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neusceland	ZW	Zimbabwe
CM	Kamerun		Korea	PL	Polen		
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba	KZ	Kasachstan	RO	Rumänien		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	Li	Liechtenstein	SD	Sudan		
DK	Dänemark	LK	Sri Lanka	SE	Schweden		
EÉ	Estland	LR	Liberia	SG	Singapur		

10

15

20

25

### Beschreibung

Verfahren zur Herstellung von Leiterplatten mit groben Leiterstrukturen und mindestens einem Bereich mit feinen Leiterstrukturen

Aus der DE 32 45 272 Al ist ein Verfahren zur Herstellung miniaturisierter Dick- und Dünnschichtschaltungen bekannt, bei dem zum Zwecke einer wesentlichen Erhöhung der Leiterbahndichte zunächst zumindest auf diejenigen Bereiche des Substrats, an denen eine miniaturisierte Leiterbahngeometrie vorgesehen ist, eine vollflächige Schicht aus leitendem Material aufgebracht wird und diese Schicht dann mittels eines nach einem negativen Lay-out-Programm gesteuerten, bezüglich des Substrats justierten Lasers in voneinander getrennte, wenigstens zum Teil jeweils eine Leiterbahn bildende Teilflächen und/oder Streifen unterteilt wird. Beim Anschluß einer Vielzahl von IC-Pads an eine umliegende Peripherie werden durch divergierende Laser-Brennspuren sternförmig auseinanderlaufende Leiterbahnen geschaffen, die IC-seitig sehr schmal und jeweils einem der eng nebeneinanderliegenden Pads zugeordnet sind und die mit ihren verbreiterten, außenliegenden Ende an Peripherieanschlüsse geführt sind. Durch eine spiralförmige Führung der Laser-Brennspur können in der vollflächig leitenden Schicht auch Induktivitäten ausgebildet werden. Dabei läßt sich durch die spiralförmige Anordnung der jeweils zwischen zwei Laser-Brennspuren gelegten Leiterbahn ein sehr kompakter und damit platzsparenden Induktivitätsaufbau erzielen.

30

35

Aus der EP 0 602 258 A1 ist ein Verfahren zur Herstellung von Leiterplatten mit groben Leiterstrukturen bekannt, wobei jedoch ein abgegrenzter Bereich dieser Leiterplatten eine sehr hohe Verdrahtungsdichte erhalten soll. Dies wird durch eine zusätzliche Verdrahtungslage erreicht, die nur in dem abgegrenzten Bereich aufgebracht wird und mit der darunter lie-

10

15

20

25

30

genden Verdrahtungslage über Durchkontaktierungen verbunden ist.

Aus der EP 0 062 300 A2 ist ein Verfahren zur Herstellung von Leiterplatten bekannt, bei welchem ein ganzflächig auf eine Metallschicht aufgebrachtes metallisches Ätzresist mittels Laserstrahlung selektiv in den nicht den Leiterstrukturen entsprechenden Bereichen wieder entfernt wird und die Leiterstrukturen durch Abätzen der derart freigelegten Metallschicht gebildet werden.

Aus der DE 41 31 065 Al ist ein Verfahren zur Herstellung von Leiterplatten bekannt, bei welchem auf ein Substrat nacheinander eine Metallschicht und eine metallische oder organische Ätzresistschicht aufgebracht werden, worauf diese Ätzresistschicht mittels Laserstrahlung in den unmittelbar an das spätere Leiterbahnmuster angrenzenden Bereichen entfernt und die dadurch freigelegte Metallschicht derart weggeätzt wird, daß das Leiterbahnmuster und durch Ätzgräben elektrisch davon isolierte Inselbereiche der Metallschicht auf dem Substrat verbleiben. Die Strukturierung mittels Laserstrahlung kann rasch vorgenommen werden, da die zu entfernenden Bereiche der Ätzresistschicht nur eine geringe Breite aufweisen müssen und die größeren Flächen zwischen zwei Leiterbahnen stehen bleiben.

Der im Anspruch 1 angegebenen Erfindung liegt das Problem zugrunde, ein wirtschaftliches und einfach durchzuführendes Verfahren zur Herstellung von Leiterplatten zu schaffen, die in mindestens einem abgegrenzten Bereich eine hohe Leiterbahndichte aufweisen.

Der Erfindung liegt die Erkenntnis zugrunde, daß durch eine Kombination von konventioneller Photoätztechnik für die Her35 stellung der groben Leiterstrukturen und der Laserstrukturierung für die Herstellung der feinen Leiterstrukturen die Verfahrensabläufe so aufeinander abgestimmt werden können, daß

35

die Bildung der groben und feinen Leiterstrukturen in einem gemeinsamen Ätzprozeß vorgenommen werden kann.

Die Herstellung der feinen Leiterstrukturen wäre prinzipiell auch in konventioneller Photoätztechnik möglich. Hier müßten jedoch besonders hochwertige Photoresists, besonders hochwertige Lichtquellen und besonders hochwertige Photomasken eingesetzt werden und die Arbeiten in staubfreien Räumen durchgeführt werden. All diese Maßnahmen können durch die Anwendung der Laserstrukturierung für die feinen Leiterstrukturen entfallen, wobei gleichzeitig auch eine sehr hohe Ausbeute erzielt wird.

Im Sinne der Erfindung sind unter groben Leiterstrukturen solche Strukturen mit Leiterbahnbreiten und Leiterbahnabständen von mehr als 100 µm zu verstehen, während unter feinen Leiterstrukturen solche Strukturen mit Leiterbahnbreiten und Leiterbahnabständen von 100 µm und weniger verstanden werden.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Ansprüchen 2 bis 11 angegeben.

Die Ausgestaltung nach Anspruch 2 ermöglicht die Herstellung von Durchkontaktierungen sowohl im Bereich der groben Leiter-25 strukturen als auch im Bereich der feinen Leiterstrukturen.

Die Weiterbildung nach Anspruch 3 ermöglicht durch die metallische Verstärkungsschicht die Herstellung äußerst zuverlässiger Durchkontaktierungen im Bereich der groben Leiterstrukturen.

Die Ausgestaltung nach Anspruch 4 ermöglicht im Bedarfsfall einen besonders einfachen Schutz des Bereichs mit einen Leiterstrukturen während der Abscheidung der metallischen Verstärkungsschicht im Bereich der groben Leiterstrukturen.

10

20

Die Ausgestaltung nach Anspruch 5 ermöglicht im Bereich der feinen Leiterstrukturen eine Strukturierung des Photoresists mit Hilfe eines Laserstrahls. Gemäß Anspruch 6 kann dann in diesem Fall ein Atzresist besonders einfach und in der gewünschten Struktur in einem Arbeitsgang auf die groben und auf die feinen Leiterstrukturen aufgebracht werden.

Gemäß Anspruch 7 kann der Schutz des Bereichs mit feinen Leiterstrukturen beim Aufbringen der metallischen Verstärkungsschicht auch auf einfache Weise durch eine temporäre Maske bewirkt werden, die danach einfach wieder abgezogen wird.

Die Weiterbildung nach Anspruch 8 ermöglicht eine besonders einfach zu realisierende direkte Laserstrukturierung des Ätz-15 resists im Bereich der feinen Leiterstrukturen.

Obwohl als Ätzresist prinzipiell auch organische Resists, wie z.B. Elektrotauchlack, verwendet werden können, wird gemäß Anspruch 9 eine chemische oder galvanische Abscheidung metallischer Ätzresists bevorzugt. Dabei hat sich gemäß Anspruch 10 die Verwendung von Zinn oder Zinn-Blei als Ätzresist besonders bewährt.

Falls das Ätzresist bei der weiteren Behandlung der Leiter25 platte stört, wird es gemäß Anspruch 11 wieder entfernt. In
diesem Falle können dann beispielsweise andere Metallschichten auf die groben und auf die feinen Leiterstrukturen aufgebracht werden.

30 Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert.

Es zeigen

35 Figur 1 eine Draufsicht auf eine Leiterplatte mit groben Leiterstrukturen und einem Bereich mit feinen Leiterstrukturen in stark vereinfachter schematischer Darstellung,

WO 00/04750 PCT/EP99/04568

. 2

Figur 2 verschiedene Verfahrensstadien einer ersten Ausführungsform eines Verfahrens zur Herstellung von Leiterplatten mit groben Leiterstrukturen und einem Bereich mit feinen Leiterstrukturen,

5

Figur 3 verschiedene Verfahrensstadien einer zweiten Ausführungsform eines Verfahrens zur Herstellung von Leiterplatten mit groben Leiterstrukturen und einem Bereich mit feinen Leiterstrukturen und

10

Figur 4 verschiedene Verfahrensstadien einer dritten Ausführungsform eines Verfahrens zur Herstellung von Leiterplatten mit groben Leiterstrukturen und einem Bereich mit feinen Leiterstrukturen.

15

20

Figur 1 zeigt in stark vereinfachter schematischer Darstellung eine Draufsicht auf eine insgesamt mit LP bezeichnete Leiterplatte, auf deren Oberfläche sich ein nur durch eine Umrißlinie angedeuteter Bereich mit groben Leiterstrukturen GL und ein abgegrenzter Bereich B mit ebenfalls nicht näher erkennbaren feinen Leiterstrukturen FL befinden. In den Eckpunkten des Bereichs B befinden sich vier Justiermarken JM, die bei Arbeiten im Bereich B eine exakte Positionierung der jeweiligen Geräte ermöglichen.

25

30

Figur 2 zeigt verschiedene Verfahrensstadien a bis h einer ersten Ausführungsform eines Verfahrens zur Herstellung von Leiterplatten mit groben Leiterstrukturen und einem Bereich mit feinen Leiterstrukturen. Bei den einzelnen Schnitten durch ein elektrisch isolierendes Substrat S befindet sich dabei jeweils links von einer punktierten Linie L der Bereich für die groben Leiterstrukturen, während rechts von dieser punktierten Linie L sich der Bereich der feinen Leiterstrukturen befindet.

35

Gemäß Figur 2a wird auf das Substrat S eine Metallschicht MS aufgebracht, worauf im Bereich mit groben Leiterstrukturen

und im Bereich mit feinen Leiterstrukturen Durchkontaktierungslöcher DL gebohrt werden. Bei der Metallschicht MS handelt es sich z.E. um eine Kupferkaschierung.

- Gemäß Figur 2b wird anschließend z.B. durch chemische und galvanische Kupferabscheiung eine Metallisierung ME auf die Metallschicht MS und auf die Wandungen der Durchkontaktierungslöcher DL aufgebracht.
- Anschließend wird gemäß Figur 2c ein Photoresist PR aufgebracht und durch Belichten und Entwickeln derart strukturriert, daß es im Bereich der groben Leiterstrukturen ein negatives Muster dieser groben Leiterstrukturen aufweist und andererseits den gesamten Bereich der feinen Leiterstrukturen abdeckt. Gemäß Figur 2d wird dann auf den nicht vom Photoresist PR bedeckten Bereichen der Metallisierung ME und insbesondere in den Durchkontaktierungslöchern DL z.B. durch galvanische Kupferabscheidung eine Verstärkungsschicht VS aufgebracht. Diese Verstärkungsschicht VS hat die Aufgabe, die Zuverlässigkeit der Durchkontaktierungen zu erhöhen.

Gemäß Figur 2e wird dann im Bereich der feinen Leiterstrukturen das Photoresist PR mit Hilfe eines Laserstrahls LS derart strukturiert, daß es das negative Muster der feinen Leiterstrukturen aufweist. Für diese Laserstrukturierung wird beispielsweise ein Nd:YAG Laser mit einer Wellenlänge von 1,06 µm oder von 355 nm verwendet.

- Anschließend wird gemäß Figur 2f ein Ätzresist AR in einem 30 Arbeitsgang auf die groben Leiterstrukturen und auf die feinen Leiterstrukturen aufgebracht. Im dargestellten Ausführungsbeispiel erfolgt das Aufbringen des Ätzresists AR durch galvanische Abscheidung von Zinn.
- Nach der in Figur 2g dargestellten Entfernung des Photoresists PR werden dann gemäß Figur 2h die groben Leiterstrukturen GL und die feinen Leiterstrukturen FL in einem gemeinsa-

10

men Ätzprozeß hergestellt. In diesem gemeinsamen Ätzprozeß werden die nicht vom Ätzresist AR geschützten Bereiche der Metallisierung ME und der Metallschicht MS bis zur Oberfläche des Substrats S weggeätzt. In einem letzten Schritt wird dann das verbliebene Ätzresist AR gestrippt.

Figur 3 zeigt verschiedene Verfahrensstadien a bis h einer zweiten Ausführungsform eines Verfahrens zur Herstellung von Leiterplatten mit groben Leiterstrukturen und einem Bereich mit feinen Leiterstrukturen. Die Figuren 3a und 3b entsprechen dabei den bereits beschriebenen Figuren 2a und 2b.

Gemäß Figur 3c wird auf die Metallisierung ME ein Photoresist PR aufgebracht und durch Belichten und Entwickeln derart strukturiert, daß es im Bereich der groben Leiterstrukturen ein negatives Muster dieser groben Leiterstrukturen aufweist. Im Bereich der feinen Leiterstrukturen wird eine mit TM bezeichnete temporare Maske auf die Metallisierung ME aufgebracht. Anschließend wird gemäß Figur 3d im Bereich der groben Leiterstrukturen eine Verstärkungsschicht VS auf die Metallisierung ME aufgebracht.

Nach dem Abziehen der temporären Maske TM gemäß Figur 3e wird dann gemäß Figur 3f ein Ätzresist AR in einem Arbeitsgang auf die groben Leiterstrukturen und auf den Bereich der feinen Leiterstrukturen aufgebracht. Im dargestellten Ausführungsbeispiel erfolgt die Aufbringung des Ätzresists AR durch chemische Abscheidung von Zinn.

30 Gemäß Figur 3g werden anschließend das Photoresist PR entfernt und das Ätzresist AR im Bereich der feinen Leiterstrukturen mit Hilfe eines Laserstrahls LS derart strukturiert,
daß es das Muster der feinen Leiterstrukturen aufweist. Für
diese Laserstruturierung des Ätzresists AR wird ein Nd:YAG
35 Laser mit einer Wellenlänge von 1,06 µm verwendet.

µm verwendet.

Gemäß Figur 3h werden dann die groben Leiterstrukturen GL und die feinen Leiterstrukturen FL in einem gemeinsamen Ätzprozeß hergestellt. In diesem gemeinsamen Ätzprozeß werden die nicht vom Ätzresist AR geschützten Bereiche der Metallisierung ME und der Metallschicht MS bis zur Oberfläche des Substrats S weggeätzt. In einem letzten Schritt wird dann auch hier wieder das verbliebene Ätzresist AR gestrippt.

- Figur 4 zeigt verschiedene Verfahrensstadien a bis h einer dritten Ausführungsform eines Verfahrens zur Herstellung von Leiterplatten mit groben Leiterstrukturen und einem Bereich mit feinen Leiterstrukturen. Die Figuren 4a und 4b entsprechen den bereits beschriebenen Figuren 2a und 2b.
- 15 Gemäß Figur 4c wird auf die Metallisierung ME ein Photoresist PR aufgebracht und durch Belichten und Entwickeln derart strukturiert, daß es im Bereich der groben Leiterstrukturen ein negatives Muster dieser groben Leiterstrukturen aufweist.
- 20 Anschließend wird gemäß Figur 4d eine Verstärkungsschicht VS auf die Metallisierung ME aufgebracht, wobei diese Verstärkungsschicht VS den gesamten Bereich der feinen Leiterstrukturen ganzflächig bedeckt.
- 25 Gemäß Figur 4e wind dann ein Ätzresist AR auf die Verstär-kungsschicht VS aufgebracht. Im dargestellten Ausführungsbeispiel erfolgt die Aufbringung des Ätzresists AR durch chemische Abscheidung von Zinn.
- 30 Gemäß Figur 4f wird anschließend das Ätzresist AR im Bereich der feinen Leiterstrukturen mit Hilfe eines Laserstrahls LS derart strukturiert, daß es das Muster der feinen Leiterstrukturen aufweist. Für diese Laserstrukturierung des Ätzresists AR wird ein Nd:YAG Laser mit einer Wellenlänge von 1,06

Nach dieser Laserstrukturierung wird gemäß Figur 4g das Photoresist PR entfernt.

Gemäß Figur 4h werden dann die groben Leiterstrukturen GL und die feinen Leiterstrukturen FL in einem gemeinsamen Ätzprozeß hergestellt. Dabei werden im Bereich der groben Leiterstrukturen GL die nicht vom Ätzresist AR geschützten Bereiche der Metallisierung ME und der Metallschicht MS bis zur Oberfläche des Substrats S abgeätzt. Im Bereich der feinen Leiterstrukturen FL werden die nicht vom Ätzresist AR geschützten Bereiche der Verstärkungsschicht VS, der Metallisierung ME und der Metallschicht MS bis zur Oberfläche des Substrats S abgeätzt. Nach diesem gemeinsamen Ätzprozeß wird das verbliebene Ätzresist AR gestrippt.

15

10

#### Patentansprüche

- 1. Verfahren zur Herstellung von Leiterplatten (LP) mit groben Leiterstrukturen (GL) und mit mindestens einem abgegrenzten Bereich (B) mit feinen Leiterstrukturen (FL), mit folgenden Schritten:
- a) auf ein elektrisch isolierendes Substrat (S) wird eine Metallschicht (MS) aufgebracht;
- b) im Bereich der groben Leiterstrukturen (GL) wird ein mit tels Photolithographie strukturiertes Ätzresist (AR) auf die Metallschicht (MS) aufgebracht, welches das Muster der groben Leiterstrukturen (GL) aufweist;
  - c) im Bereich (B) der feinen Leiterstrukturen (FL) wird ein mit Hilfe eines Laserstrahls (LS) strukturiertes Ätzresist
- 15 (AR) auf die Metallschicht (MS) aufgebracht, welches das Muster der feinen Leiterstrukturen (FL) aufweist;
  - d) zur Bildung der groben Leiterstrukturen (GL) und der feinen Leiterstrukturen (FL) werden in einem gemeinsamen Ätzprozeß die nicht durch ein Ätzresist (AR) geschützten Berei-
- 20 che der Metallschicht (MS) bis zur Oberfläche des Substrats (S) weggeätzt.
  - 2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet ,
- daß im Bereich der groben Leiterstrukturen (GL) und/oder im Bereich der feinen Leiterstrukturen (FL) Durchkontaktierungslöcher (DL) in die Metallschicht (MS) und das Substrat (S) eingebracht werden und daß dann auf die Metallschicht (MS) und auf die Wandungen der Durchkontaktierungslöcher (DL) eine Metallisierung (ME) aufgebracht wird.
- 3. Verfahren nach Anspruch 2,
  dadurch gekennzeichnet,
  daß auf die Metallisierung (ME) zumindest im Bereich der groben Leiterstrukturen (GL) ein Photoresist (PR) aufgebracht
  und durch Belichten und Entwickeln derart strukturiert wird,
  daß es das negative Muster der groben Leiterstrukturen (GL)


aufweist und daß dann eine metallische Verstärkungsschicht (VS) auf die Metallisierung (ME) aufgebracht wird.


- 4. Verfahren nach Anspruch 3,
- daß das Photoresist (PR) auch auf den Bereich (B) mit feinen Leiterstrukturen (FL) aufgebracht wird und diesen beim Aufbringen der metallischen Verstärkungsschicht (VS) abdeckt.
- 10 5. Verfahren nach Anspruch 4,
  dadurch gekenmzeichnet ,
  daß das Photoresist (PR) nach dem Aufbringen der metallischen
  Verstärkungsschicht (VS) im Bereich (B) mit feinen Leiterstrukturen (FL) mit Hilfe eines Laserstrahls (LS) derart

  15 strukturiert wird, daß es das negative Muster der feinen Leiter-
- 15 strukturiert wird, daß es das negative Muster der feinen Leiterstrukturen (LS) aufweist.
  - 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet ,
- daß das Ätzresist (AR) in einem Arbeitsgang auf die groben Leiterstrukturen (GL) und auf die feinen Leiterstrukturen (FL) aufgebracht wird und daß dann das Photoresist (PR) entfernt wird.
- 7. Verfahren nach Anspruch 3,
  dadurch gekenmzeichnet,
  daß der Bereich (B) mit feinen Leiterstrukturen (FL) beim
  Aufbringen der metallischen Verstärkungsschicht (VS) durch
  eine temporäre Maske (TM) abgedeckt wird.
  - 8. Verfahren nach einem der Ansprüche 1 bis 3 oder 7, dadurch gekenszeichnet , daß im Schritt c) das Ätzresist (AR) ganzflächig auf die Metallschicht (MS) aufgebracht und mit Hilfe des Laserstrahls
- 35 (LS) derart strukturitme wird, daß es das Muster der feinen Leiterstrukturen (FL) aufweist.


- 9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenmzeich net, daß das Ätzresist (7 durch chemische oder galvanische Metallabscheidung in einem Arbeitsgang im Bereich mit groben Leiterstrukturen (GL) und im Bereich (B) mit feinen Leiterstrukturen (FL) aufgebracht wird.
- 10. Verfahren nach Anspruch 9,
  dadurch gekennzeichnet ,
  daß als Ätzresist (71 Zinn oder Zinn-Blei verwendnet wird.


FIG 1





• FIG 3





nal Application No PCT/EP 99/04568

A. CLASSIF	ICATION OF SUBJECT MATTER		
IPC 7	H05K3/06 H05K1/02	,	
	•		
According to	International Patent Classification (IPC) or to	h national classification and IPC	
B. FIELDS S	SEARCHED		
Minimum doo	cumentation searched (classification system	wed by classification symbols)	
176 /	H05K		
Documentati	on searched other than minimum document:	n in the identithat such documents are included in the fields se	arched
El-man de de		eron (name of data base and, where practical, search terms used	
Electronic da	ata base consulted during the international s	manie of data base and, where practical, search terms used	<b>'</b>
	NTS CONSIDERED TO BE RELEVANT		
Category °	Citation of document, with indication, where	epprinte, of the relevant passages	Relevant to claim No.
Α	EP 0 062 300 A (FRITZ	WITTIG HERSTELLUNG	1-3,8-11
	GEDRUCKTER SCHALTUNG		
1	13 October 1982 (1982		
	cited in the applicat	ວ <b>ກ</b>	
	page 4; figure		
Α	DE 37 32 249 A (SIEM	(24 (	1,2,8-11
^	13 April 1989 (1989-C		1,2,0 11
	the whole document	,	
Α	DE 41 31 065 A (SIEME	NS AG)	1,2,8-11
	4 March 1993 (1993-0)		
Ì	cited in the applicat	io <b>n</b>	
	claims; figures		
A	GB 2 213 325 A (MARC)	T FI FOTRONIC	1,5,6
^	DEVICES) 9 August 19		1,0,0
	claims		
		-/	
			In
X Furt	her documents are listed in the continuation	Y Patent family members are listed	ın annex.
Special ca	ategories of cited documents:	"T" later document published after the Inte	mational filing date
"A" docum	ent defining the general state of the art whic:	or priority date and not in conflict with	the application but
consid	dered to be of particular relevance	invention	
"E" earlier	document but published on or after the intermated intermated and intermated are set of the control of the contr	"X" document of particular relevance; the c cannot be considered novel or cannot	
	ent which may throw doubts on priority clain- is cited to establish the publication date of a	involve an inventive step when the do	curnent is taken alone
citatio	on or other special reason (as specified)	"Y" document of particular relevance; the c cannot be considered to involve an in-	ventive step when the
	ent referring to an oral disclosure, use. exhirmeans	or document is combined with one or mo ments, such combination being obvior	
	ent published prior to the international filing dhan the priority date claimed	in the art. "&" document member of the same patent.	family
		Date of mailing of the international sea	
Date of the	actual completion of the international searci	Date of maining of the international sea	ion ispoit
1	8 October 1999	28/10/1999	
Name and	mailing address of the ISA	Authorized officer	
1	European Patent Office, P.B. 5818 Pate NL – 2280 HV Rijswijk		
1	Tel. (+31-70) 340-2040, Tx. 31 651 er Fax: (+31-70) 340-3016	Mes, L	
ı	·	!	

## INTERNATIONAL SCARCH REPORT

Inter onal Application No
PCT/EP 99/04568

.(Continua	tion) DOCUMENTS CONSIDERED TO BE F 1	.т		
ategory *		Diameter, of the relevant passages	· <u>·</u>	Relevant to claim No. •,
A	US 4 312 897 A (REIMAN 26 January 1982 (1982 column 3, line 24 -cc figures 2,3	01-263	i.	1-3
Α .	US 4 527 041 A (KAI) 2 July 1985 (1985-07- the whole document	- :		1
Α	EP 0 602 258 A (INTER MACHINES CORP.) 22 Juncited in the application	i€ 1994-00-22)		
	· ·	·		÷
	*			- 4 ·

### INTERNATIONAL SEARCH REPORT

information on pritent family members

Inter Inal Application No PCT/EP 99/04568

Patent document cited in search report		Pubacasen date	Patent family member(s)	Publication date
EP 62300	Α	<b>13-</b> 10-1982	DE 3113855 A	21-10-1982
DE 3732249	Α	<b>13</b> -( 4-198 <b>9</b>	NONE	
DE 4131065	Α	04-03-1023	NONE	
GB 2213325	Α,	09-08-1089	NONE	
US 4312897	Α	26-00-0082	DK 387479 A,B	, 19-03-1980
US 4527041	Α	<b>02</b> =07=1,.05	NONE	
EP 602258	A	22-05-1094	DE 59208335 D	15-05-1997

### INTERNATIONALER RECHERCHENBERICHT

Inter males Aktenzeichen PCT/EP 99/04568

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANC ... 3 1PK 7 H05K3/06 H05K1/02 Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK B. RECHERCHIERTE GEBIETE Recherchierter Mindestprüfstoff (Klassifikationssystem ur. 3 Klassifikationssymbole.) IPK 7 H05K Recherchierte aber nicht zum Mindestprüfstoff gehörende Ver entlichungen, soweit diese unter die recherchierten Gebiete fallen Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe) C. ALS WESENTLICH ANGESEHENE UNTERLAGEN Bezeichnung der Veröffentlichung, soweit edord dieh unter Angabe der in Betracht kommenden Teile Betr. Anspruch Nr. 1-3,8-11 EP 0 062 300 A (FRITZ WITTIG HERSTELLUNG Α GEDRUCKTER SCHALTUNGER! 13. Oktober 1982 (1982-10-13) in der Anmeldung erwicks Seite 4; Abbildung 1.2.8 - 11DE 37 32 249 A (SIEMENS AG) Α 13. April 1989 (1989-04-13) das ganze Dokument 1.2.8 - 11DE 41 31 065 A (SIEMENE AG) Α 4. März 1993 (1993-0 in der Anmeldung erwählen Ansprüche; Abbildung 1,5,6 GB 2 213 325 A (MARCCHI ELECTRONIC Α DEVICES) 9. August 1989 (1989-08-09) Ansprüche Siehe Anhang Patentfamille Weitere Veröffentlichungen sind der Fortsetzung weit ihreit C zu X T° Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Besondere Kategorien von angegebenen /eröffentlich Veröffentlichung, die den aligemeinen stand der 7. cetimient. Erlindung zugrundellegenden Prinzipe oder der ihr zugrundellegenden Theorie angegeben ist aber nicht als besonders bedeutsam anzusehen is "E" älteres Dokument, das jedoch erst am oder nach dem ar famationalen Anmeldedatum veröffentlicht worden ist Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden Veröffentlichung, die geeignet ist, einen Prioritätsen bruch zweifelhaft erscheinen zu lassen, oder durch die das Veröt stallt ungsgatum einer anderen im Recherchenbericht genannten Verder lichten belegt werden Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit berühend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann nahellegend ist soll oder die aus einem anderen besonderen Grun- ande geben ist (wie ausgeführt) "O" Veröffentlichung, die sich auf eine mündliche Offen e eine Benutzung, eine Ausstellung oder andere Maßnat : in bezieht Veröffentlichung, die vor dem internationalen Anmerser in, aber n n, aber nach "&" Veröffentlichung, die Mitglied derseiben Patentfamilie ist dem beenspruchten Prioritätsdatum veröffentlicht v Absendedatum des Internationalen Recherchenberichts Datum des Abschlusses der Internationalen Recherche 28/10/1999 18. Oktober 1999 Bevollmächtigter Bediensteter Name und Postanschrift der Internationalen Recherches Europäisches Patentamt P.B. 5818 Per 1,..... 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040 Tk. 31 6. 1 99 ----Mes, L Fax: (+31-70) 340-301

# INTERNATIONALER RECHE CHENBERICHT

PCT/EP 99/04568

	<u> </u>		FUITER 99/	0.1000
C.(Fortsetz	ING) ALS WESENTLICH AN JESEHUT LEHLAGEN			
Kategorie	Bezeichnung der Veröttentlichlung, soweit interneh und	ter Angabe der in Betracht komn	nenden Teile	Betr. Anspruch Nr.
Α .	US 4 312 897 A (REIM/ 12) 26. Januar 1982 (1987 1-26) Spalte 3, Zeile 24 -1 Lite 4 Abbildungen 2,3	) 4, Zeile 31;		1-3
Α	US 4 527 041 A (KAI) 2. Juli 1985 (1995-1 32) das ganze Dokum			1
A	EP 0 602 258 A (INTERMATION MACHINES CORF.) 22i 19 in der Anmeldung dry	AL BUSINESS 94 (1994-06-22)		
-				

# INTERNATIONALER RECHEL CHENBERICHT

Angaben zu Veröffentlichungen, die zur selben! dentfamilie gehören

Inter nales Aktenzeichen
PCT/EP 99/04568

Im Recherchenbericht angeführtes Patentdokument		Datem der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung	
EP 62300	A	13-1 -1982	DE 3113855 A	21-10-1982	
DE 3732249	Α	13-0 -1989	KEINE		
DE 4131065	Α	04-01-1003	KEINE		
GB 2213325	Α	09-(1989	KEINE		
US 4312897	Α	25-11-1982	DK 387479 A,B,	19-03-1980	
us 4527041	Α	02-11985	KEINE		
EP 602258	A	22-08-1294	DE 59208335 D	15-05-1997	